Daftar Isi:
- Langkah 1: Apa itu UART?
- Langkah 2: Spesifikasi
- Langkah 3: Pendekatan Desain
- Langkah 4: Hasil Simulasi
- Langkah 5: File Terlampir
Video: Desain UART di VHDL: 5 Langkah
2024 Pengarang: John Day | [email protected]. Terakhir diubah: 2024-01-30 09:56
UART adalah singkatan dari Universal Asynchronous Receiver Transmitter. Ini adalah protokol komunikasi serial yang paling populer dan paling sederhana. Dalam instruksi ini, Anda akan belajar bagaimana merancang modul UART di VHDL.
Langkah 1: Apa itu UART?
Untuk berkomunikasi dengan berbagai periferal, prosesor atau pengontrol biasanya menggunakan komunikasi UART. Ini adalah komunikasi serial yang sederhana dan cepat. Karena UART adalah persyaratan minimum di hampir semua prosesor, mereka biasanya dirancang sebagai inti Soft IP di VHDL atau Verilog untuk kegunaan ulang dan kemudahan integrasi.
Langkah 2: Spesifikasi
Spesifikasi UART yang dirancang diberikan di bawah ini:
* Sinyal UART standar.
* Baud rate yang dapat dikonfigurasi dari 600-115200.
* Pengambilan sampel = 8x @penerima
* Desain terbukti FPGA - pada papan Xilinx Artix 7.
* Diuji pada periferal UART, Hyperterminal berhasil - semua baudrate
Langkah 3: Pendekatan Desain
-
Kami akan merancang 3 modul, yang nantinya akan kami integrasikan untuk menyelesaikan UART.
- Modul Pemancar: Menangani transmisi data serial
- Modul Penerima: Menangani penerimaan data serial
- Modul generator baud: Menangani generasi jam baud.
- Modul generator Baud dapat dikonfigurasi secara dinamis. Ini menghasilkan dua jam baud dari jam utama, sesuai dengan kecepatan yang diinginkan. Satu untuk pemancar, lainnya untuk penerima.
- Modul penerima menggunakan laju sampling 8x untuk meminimalkan kemungkinan kesalahan dalam penerimaan, yaitu, jam baud penerima adalah 8x jam baud pemancar.
- Sinyal kontrol untuk mengontrol transmisi dan penerimaan, serta sinyal interupsi.
- Antarmuka serial UART standar tanpa bit paritas, bit one stop dan start, 8 bit data.
- Sebuah antarmuka paralel untuk berkomunikasi dengan host yaitu, prosesor atau pengontrol, yang memberi makan dan menerima data paralel ke dan dari UART.
Langkah 4: Hasil Simulasi
Langkah 5: File Terlampir
* Modul pemancar UART -file vhd
* Modul penerima UART - file vhd
* Modul generator baud - file vhd
* Modul UART - Modul teratas utama yang mengintegrasikan modul di atas - file vhd
* Dokumentasi lengkap UART IP Core - pdf
Untuk setiap pertanyaan, jangan ragu untuk menghubungi saya:
Mitu Raj
ikuti saya:
Untuk pertanyaan, hubungi: [email protected]
Direkomendasikan:
Desain Kontroler Cache Asosiatif Set Empat Arah Sederhana di VHDL: 4 Langkah
Desain Pengontrol Cache Asosiatif Set Empat Arah Sederhana di VHDL: Dalam instruksi saya sebelumnya, kita melihat bagaimana merancang pengontrol cache sederhana yang dipetakan langsung. Kali ini, kita selangkah lebih maju. Kami akan merancang pengontrol cache asosiatif set empat arah sederhana. Keuntungan ? Lebih sedikit miss rate, tetapi dengan biaya kinerja
Desain Pengontrol Interupsi yang Dapat Diprogram di VHDL: 4 Langkah
Desain Pengontrol Interupsi yang Dapat Diprogram di VHDL: Saya kewalahan dengan jenis tanggapan yang saya dapatkan di blog ini. Terima kasih teman-teman telah mengunjungi blog saya dan memotivasi saya untuk berbagi pengetahuan dengan Anda. Kali ini saya akan menyajikan desain modul menarik lainnya yang kita lihat di semua SOC -- Interrupt C
Desain Pengontrol Cache Sederhana di VHDL: 4 Langkah
Desain Pengontrol Cache Sederhana di VHDL: Saya menulis instruksi ini, karena saya merasa agak sulit untuk mendapatkan beberapa kode referensi VHDL untuk belajar dan mulai merancang pengontrol cache. Jadi saya merancang pengontrol cache sendiri dari awal, dan mengujinya dengan sukses di FPGA. saya punya p
Desain Master I2C di VHDL: 5 Langkah
Desain Master I2C di VHDL: Dalam instruksi ini, Merancang master I2C sederhana di VHDL dibahas. CATATAN: klik pada setiap gambar untuk melihat gambar penuh
Desain Pengendali VGA Sederhana di VHDL dan Verilog: 5 Langkah
Desain Pengendali VGA Sederhana di VHDL dan Verilog: Dalam instruksi ini, kita akan merancang Pengendali VGA sederhana di RTL. VGA Controller adalah sirkuit digital yang dirancang untuk menggerakkan tampilan VGA. Ini membaca dari Frame Buffer (Memori VGA) yang mewakili frame yang akan ditampilkan, dan menghasilkan kebutuhan