Bagaimana Tantangan Desain Catu Daya Dipenuhi oleh Teknologi DC-DC: 3 Langkah

2024 Pengarang: John Day | [email protected]. Terakhir diubah: 2024-01-30 09:56

Saya akan menganalisis bagaimana tantangan desain catu daya dipenuhi oleh DC-DC Technologies.

Perancang sistem tenaga menghadapi tekanan konstan dari pasar untuk menemukan cara memanfaatkan daya yang tersedia semaksimal mungkin. Pada perangkat portabel, efisiensi yang lebih tinggi memperpanjang masa pakai baterai dan memberikan lebih banyak fungsionalitas ke dalam paket yang lebih kecil. Di server dan base station, peningkatan efisiensi secara langsung dapat menghemat infrastruktur (sistem pendingin) dan biaya operasi (tagihan listrik). Untuk memenuhi permintaan pasar, perancang sistem meningkatkan proses konversi daya di berbagai bidang, termasuk topologi switching yang lebih efisien, inovasi paket, dan perangkat semikonduktor baru berdasarkan silikon karbida (SiC) dan galium nitrida (GaN).

Langkah 1: Peningkatan Topologi Konverter Switching

Untuk mengambil keuntungan penuh dari daya yang tersedia, orang semakin mengadopsi desain berdasarkan teknologi switching daripada teknologi linier. Catu daya switching (SMPS) memiliki daya efektif lebih dari 90%. Ini memperpanjang masa pakai baterai sistem portabel, mengurangi biaya listrik untuk peralatan besar, dan menghemat ruang yang sebelumnya digunakan untuk komponen heat sink.

Beralih ke topologi yang diaktifkan memiliki kelemahan tertentu, dan desainnya yang lebih kompleks membutuhkan desainer untuk memiliki banyak keterampilan. Insinyur desain harus terbiasa dengan teknologi analog dan digital, elektromagnetik, dan kontrol loop tertutup. Desainer papan sirkuit tercetak (PCB) harus lebih memperhatikan interferensi elektromagnetik (EMI) karena bentuk gelombang switching frekuensi tinggi dapat menyebabkan masalah pada sirkuit analog dan RF yang sensitif.

Sebelum penemuan transistor, konsep dasar konversi daya mode-teralih diusulkan: misalnya, sistem pelepasan induktif tipe Kate ditemukan pada tahun 1910, yang menggunakan vibrator mekanis untuk menerapkan konverter penambah flyback untuk sistem pengapian otomotif..

Kebanyakan topologi standar telah ada selama beberapa dekade, tetapi itu tidak berarti para insinyur tidak menyesuaikan desain standar untuk mengakomodasi aplikasi baru, terutama loop kontrol. Arsitektur standar menggunakan frekuensi tetap untuk mempertahankan tegangan keluaran konstan dengan mengumpankan kembali bagian dari tegangan keluaran (kontrol mode tegangan) atau mengendalikan arus induksi (kontrol mode arus) di bawah kondisi beban yang berbeda. Desainer terus meningkatkan untuk mengatasi kekurangan desain dasar.

Gambar 1 adalah diagram blok dari sistem kontrol mode tegangan loop tertutup (VMC) dasar. Tahap daya terdiri dari sakelar daya dan filter keluaran. Blok kompensasi mencakup pembagi tegangan keluaran, penguat kesalahan, tegangan referensi, dan komponen kompensasi loop. Modulator lebar pulsa (PWM) menggunakan komparator untuk membandingkan sinyal kesalahan dengan sinyal ramp tetap untuk menghasilkan urutan pulsa keluaran yang sebanding dengan sinyal kesalahan.

Meskipun beban yang berbeda dari sistem VMC memiliki aturan keluaran yang ketat dan mudah disinkronkan dengan jam eksternal, arsitektur standar memiliki beberapa kelemahan. Kompensasi loop mengurangi bandwidth loop kontrol dan memperlambat respon transien; penguat kesalahan meningkatkan arus operasi dan mengurangi efisiensi.

Skema kontrol tepat waktu (COT) konstan memberikan kinerja transien yang baik tanpa kompensasi loop. Kontrol COT menggunakan komparator untuk membandingkan tegangan output yang diatur dengan tegangan referensi: ketika tegangan output kurang dari tegangan referensi, pulsa tepat waktu tetap dihasilkan. Pada duty cycle yang rendah, hal ini menyebabkan frekuensi switching menjadi sangat tinggi, sehingga pengontrol COT adaptif menghasilkan on-time yang bervariasi dengan tegangan input dan output, yang menjaga frekuensi hampir konstan pada kondisi tunak. Topologi D-CAP Texas Instrument merupakan peningkatan dari pendekatan COT adaptif: pengontrol D-CAP menambahkan tegangan ramp ke input komparator umpan balik, yang meningkatkan kinerja jitter dengan mengurangi pita kebisingan dalam aplikasi. Gambar 2 adalah perbandingan sistem COT dan D-CAP.

Gambar 2: Perbandingan topologi COT standar (a) dan topologi D-CAP (b) (Sumber: Texas Instruments) Ada beberapa varian berbeda dari topologi D-CAP untuk kebutuhan yang berbeda. Misalnya, pengontrol PWM setengah jembatan TPS53632 menggunakan arsitektur D-CAP+, yang terutama digunakan dalam aplikasi arus tinggi dan dapat mendorong tingkat daya hingga 1MHz dalam konverter POL 48V ke 1V dengan efisiensi setinggi 92%.

Tidak seperti D-CAP, loop umpan balik D-CAP+ menambahkan komponen yang sebanding dengan arus induksi untuk kontrol droop yang presisi. Penguat kesalahan yang meningkat meningkatkan akurasi beban DC di bawah berbagai kondisi saluran dan beban.

Tegangan keluaran pengontrol diatur oleh DAC internal. Siklus ini dimulai ketika umpan balik arus mencapai tingkat tegangan kesalahan. Tegangan kesalahan ini sesuai dengan perbedaan tegangan yang diperkuat antara tegangan titik setel DAC dan tegangan keluaran umpan balik.

Langkah 2: Tingkatkan Performa Dalam Kondisi Beban Ringan

Untuk perangkat portabel dan perangkat wearable, ada kebutuhan untuk meningkatkan kinerja dalam kondisi beban ringan untuk memperpanjang masa pakai baterai. Banyak aplikasi portabel dan perangkat yang dapat dikenakan berada dalam mode siaga "tidur sementara" atau "tidur" berdaya rendah sebagian besar waktu, hanya diaktifkan sebagai respons terhadap input pengguna atau pengukuran berkala, jadi minimalkan konsumsi daya dalam mode siaga. Ini adalah prioritas utama.

Topologi DCS-ControlTM (Direct Control to Seamless Transition to Energy Saver Mode) menggabungkan keunggulan tiga skema kontrol yang berbeda (yaitu, mode histeresis, mode tegangan, dan mode arus) untuk meningkatkan kinerja dalam kondisi beban ringan, terutama transisi ke Or saat meninggalkan keadaan beban ringan. Topologi ini mendukung mode PWM untuk beban sedang dan berat, serta mode hemat daya (PSM) untuk beban ringan.

Selama operasi PWM, sistem beroperasi pada frekuensi switching pengenalnya berdasarkan tegangan input dan mengontrol perubahan frekuensi. Jika arus beban berkurang, konverter beralih ke PSM untuk mempertahankan efisiensi tinggi hingga turun ke beban yang sangat ringan. Pada PSM, frekuensi switching menurun secara linier dengan arus beban. Kedua mode dikendalikan oleh satu blok kontrol, sehingga transisi dari PWM ke PSM mulus dan tidak mempengaruhi tegangan output.

Gambar 3 adalah diagram blok dari DCS-ControlTM. Loop kontrol mengambil informasi tentang perubahan tegangan output dan mengumpankannya langsung kembali ke komparator cepat. Komparator menetapkan frekuensi switching (sebagai konstanta untuk kondisi operasi kondisi tunak) dan memberikan respons langsung terhadap perubahan beban dinamis. Loop umpan balik tegangan secara akurat mengatur beban DC. Jaringan regulasi kompensasi internal memungkinkan operasi cepat dan stabil dengan komponen eksternal kecil dan kapasitor ESR rendah.

Gambar 3: Implementasi topologi DCS-ControlTM pada buck converter TPS62130 (Sumber: Texas Instruments)

Konverter daya switching sinkron TPS6213xA-Q1 didasarkan pada topologi DCS-ControlTM dan dioptimalkan untuk aplikasi POL kepadatan daya tinggi. Frekuensi switching 2.5MHz yang khas memungkinkan penggunaan induktor kecil dan memberikan respons transien yang cepat dan akurasi tegangan output yang tinggi. TPS6213 beroperasi dari rentang tegangan input 3V hingga 17V dan dapat mengalirkan arus kontinu hingga 3A antara tegangan output 0,9V dan 6V.